This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-039890

(43) Date of publication of application: 12.02.1999

(51)Int.Cl.

G11C 16/04

(21)Application number: 10-128399

(71)Applicant: EON SILICON DEVICES INC

(22)Date of filing:

12.05.1998

(72)Inventor: CHEN CHIH-LIANG

CHAN I-CHUIN PETER

YU JAMES C SU CHIEN-SHENG KAO CHAO-VEN

(30)Priority

Priority number: 97 854619


Priority date: 12.05.1997

Priority country: US

(54) ERASING OF FLASH EEPROM MEMORY

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a method for erasing an improved flash EEPROM memory device. SOLUTION: According to this erasing method, a first voltage of one polarity is impressed to the source region 30a, first and second semiconductor regions 25a and a second voltage of the inverse polarity is simultaneously impressed to the gate. In this case, charges on the floating gate 28a are caused to perform the tunnel operation to both first region and source region 30a via the floating gate dielectric film 33a. In this timing, charges maintained by the floating gate 28a are discharged.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-39890

(43)公開日 平成11年(1999)2月12日

(51) Int.Cl.⁶

識別記号

G11C 16/04

FI

G11C 17/00

621C

審査請求 未請求 請求項の数14 OL (全 6 頁)

(21)出願番号

特顏平10-128399

(22)出願日

平成10年(1998) 5月12日

(31)優先権主張番号 08/854619

(32) 優先日

1997年5月12日

(33)優先権主張国

米国(US)

(71)出願人 598061531

イーオン シリコン デパイシス, イン

コーポレイテッド

EON SILICON DEVICE

S. INC.

アメリカ合衆国, カリフォルニア 95054、 サンタ クララ、 グレイト

アメリカ パークウエイ 4800, スイー

卜 202

(74)代理人 弁理士 小橋 一男 (外1名)


最終頁に続く

(54) 【発明の名称】 フラッシュEEPROMメモリの消去方法

(57) 【要約】

【課題】 改良したフラッシュEEPROMメモリ装置 の消去方法を提供する。

【解決手段】 本発明消去方法によれば、ソース領域及 び第一及び第二半導体領域へ一方の極性の第一電圧を印 加し、且つ同時的に、ゲートへ反対極性の第二電圧を印 加し、その際にフローティングゲート上の電荷をフロー ティングゲート誘電膜を介して第一領域及びソース領域 の両方へトンネル動作させ、その際にフローティングゲ ートによって維持されている電荷を除去する。



【特許請求の範囲】

【請求項1】 反対導電型の第二半導体領域内に形成してある一方の導電型の第一半導体領域と、前記第一半導体領域内に形成されている反対導電型のソース及びドレイン領域と、(1)前記第一領域の上側に存在しており且つ前記第一領域から及び前記ソース及びドレイン領域からフローティングゲート誘電膜によって電気的に分離されている電荷を維持するフローティングゲート及び

(2) 前記フローティングゲートの上側で且つそれから 絶縁層によって電気的に分離されている制御ゲートを包 含するゲートとを有する電気的に消去可能でプログラム 可能なリードオンリ非揮発性半導体メモリの電気的消去 方法において、

前記ソース、第一及び第二領域へ一方の極性の第一電圧 を印加し、

前記制御ゲートへ反対極性の第二電圧を同時的に印加し、その際に前記フローティングゲート上の電荷が前記フローティングゲート上の電荷が前記フローティングゲート誘電膜を介して前記第一領域及びソース領域の両方へトンネル動作し、その際に前記フローティングゲートによって維持されている電荷を除去する、上記各ステップを有することを特徴とする方法。

【請求項2】 請求項1において、前記第一電圧が前記 ドレイン領域へも印加されることを特徴とする方法。

【請求項3】 請求項1において、前記第一領域がP型であり且つ前記ソース及びドレイン領域がN型であることを特徴とする方法。

【請求項4】 請求項1において、前記第一領域がN型であり且つ前記ソース及びドレイン領域がP型であることを特徴とする方法。

【請求項5】 請求項3において、前記第一電圧が正であり且つ前記第二電圧が負であることを特徴とする方法。

【請求項6】 請求項4において、前記第一電圧が負であり且つ前記第二電圧が正であることを特徴とする方法。

【請求項7】 請求項5において、前記第一電圧の絶対 値が前記第二電圧の絶対値よりも一層小さいことを特徴 とする方法。

【請求項8】 請求項6において、前記第一電圧の絶対 値が前記第二電圧の絶対値よりも一層小さいことを特徴 とする方法。

【請求項9】 請求項5において、前記第一電圧が約15Vより小さな正の電圧であり且つ前記第二電圧が約-1と-15Vとの間であることを特徴とする方法。

【請求項10】 請求項6において、前記第一電圧が約 -15Vより小さな負の電圧であり且つ前記第二電圧が 約1と15Vとの間であることを特徴とする方法。

【請求項11】 請求項5において、前記第一電圧が約3と7Vとの間であり且つ前記第二電圧が約-9と-13Vとの間であることを特徴とする方法。

【請求項12】 請求項6において、前記第一電圧が約 -3と-7 Vとの間であり且つ前記第二電圧が約9と1 3 Vとの間であることを特徴とする方法。

【請求項13】 請求項1において、前記半導体物質の 第二領域が前記一方の導電型の基板内に形成されている ことを特徴とする方法。

【請求項14】 請求項13において、前記基板が接地 されていることを特徴とする方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はフラッシュEEPR OMメモリに関するものであって、更に詳細には、フラッシュEEPROMメモリの消去方法に関するものであ る。

[0002]

【従来の技術】フラッシュEEPROMメモリは、電気的に消去可能でありプログラム可能なリードオンリメモリ装置であって、それは半導体非揮発性メモリの1つのタイプである。複数個のフラッシュメモリセルからなるアレイ内に格納されているデータは、パワーがターンされた場合にも維持される。該データはスタックされた即ち積層型のゲートメモリセルのフローティングゲート内に格納される電子によって表わされる。このタイプの装置は、米国特許第4,698,787号、第5,077,691号、第5,313,086号、第5,521,886号に記載されており、それらは全て引用によって本明細書に取込む。

【0003】EPROMのメモリセルは、フローティン グゲート内に電子を注入することによってプログラム即 ち魯込みが行なわれる。メモリセルを消去するために は、フローティングゲートから電子が除去される。フラ ッシュEEPROMは、UV-EPROMとは異なって いる。何故ならば、UV-EPROMは、フローティン グゲートから電子を除去するために紫外線を使用して消 去を行なうが、フラッシュEEPROMは、オンチップ 消去回路を使用して電気的に消去が行なわれる。典型的 に、両方の種類のEPROMは、フローティングゲート 内にホットエレクトロンを注入することにより同一の態 様でプログラム即ち書込みが行なわれる。「DINO R | フラッシュメモリと呼ばれる1つのタイプのフラッ シュメモリ装置は、プログラミング手順と消去手順とを 逆にし、ファウラーノルトハイムトンネル動作を介して プログラミング期間中に電子を除去する。消去期間中、 電子はファウラーノルトハイムトンネル動作を介してフ ローティングゲート内に注入される。

【0004】従来技術においては、スタックゲート即ち 積層型ゲートのフラッシュEEPROMメモリ用に多数 の消去技術が使用されていた。製造プロセス及び装置技 術がサブミクロン領域内に進化するに従い、消去技術 は、ソースへ大きな正の電圧を印加させる一般的な態様 からフローティングゲートから電気的に分離されている 制御ゲートへ大きな負の電圧を印加させると共に、同時 的に、中程度の正の電圧をソースへ印加させる異なる技 術へ展開されている。この後者の技術は負ゲート対ソー ス消去(NGSE)として知られている。

【0005】図1は従来技術のフラッシュEEPROM メモリセルを示しており、それはプログラミング即ち書 込みのためにホットエレクトロンを使用し且つ消去のた めに負の制御ゲート電圧を使用するファウラーノルトハ イムトンネル動作を使用する。該メモリセルは動作期間 中に接地電圧に維持されるP型基板10上に製造され る。該メモリセルを消去するためには、NGSE技術が 使用され、その場合に、約-11Vの大きな負の電圧V G が絶縁膜18の上側に存在している制御ゲート11へ 印加され、同時に、約5Vの中程度の正の電圧Vgが、 n-領域15と共にn+領域12を構成しているソース 領域へ印加される。ドレイン領域8は消去期間中にフロ ーティング状態とされる。フローティングゲート14と ソース領域12,15との間に位置されているフローテ ィングゲート二酸化シリコン層19を横断しての垂直電 界は、電子をして誘電体層19からトンネル動作させ る。

【0006】この従来技術の消去方法に関しては2つの 顕著な問題が存在している。第一に、ソース接合16 は、図1に示したように、高度にドープした n + ソース 領域12を取囲む付加的な軽度にドープしたn-拡散領 域15を必要とする場合がある。この付加的な拡散領域 は、新たな製造技術が出現する場合にメモリセルをより 小さな装置へスケールダウンする場合に制限となる場合 がある。第二に、ソース接合16が消去期間中に逆バイ アスされると、幾らかの電流が結合されているソース領 域12及び15から基板10内へ流れることとなる。こ の電流はバンド対バンド (BB) トンネル動作電流と呼 ばれている。BBトンネル動作電流の大きさは、ソース 領域12へ印加されている逆バイアス電圧の大きさに依 存する。制御ゲート11が負の電圧にバイアスされてい る場合には、BBトンネル動作電流のホール成分(「ホ ットホール」と呼ばれる) は該電界及び衝撃半導体・誘 電体界面17及び誘電体層19に追従する傾向となる。 これらのホットホールは、不所望の界面状態を発生させ ることによってこの界面17に損傷を与える場合があ る。更に、これらのホットホールのうちの幾つかが実際 に誘電体層19内に注入されるのに十分なエネルギを有 している場合があり、その場合にそれらはトラップされ る。その際に装置が劣化される場合がある。従って、N GSE技術はホールのトラップ及び界面状態を発生さ せ、それらがウインドウ開放、電荷喪失、誤った消去及 び強調されたゲート擬乱等の信頼性問題を発生させる。 【0007】これらの界面状態及びトラップされたホー ルは図1に示したソースPN接合16から夫々のチャン ネル領域13内へ横方向にそれ自身分布することとなる。このトラップされたホール分布のピーク濃度及び幅は、消去動作期間中の制御ゲートバイアス及び接合バイアスの両方に依存する。長チャンネル装置の場合には、このホール分布の幅は全チャンネル長さと相対的に小さく、且つその装置信頼性及び性能に与える悪影響は小さい。然しながら、深いサブミクロン装置の場合には、この分布幅はチャンネル長のかなりの割合となる。そうであるから、その装置信頼性及び性能に与える悪影響はより顕著なものである。

【0008】図2を参照すると、Pウエル24内に形成 されているメモリセルを使用する別の従来の消去技術が 示されている。P+領域29を使用してコンタクトさせ ることの可能なPウエル24がnウエル25内に形成さ れている。 nウエル25は、n+領域36を介してコン タクトすることが可能であり、p型基板23内に存在し ている。メモリセル20を消去するためには、約-11 Vの大きな負の電圧Vc が、上述した従来技術において 行なわれていたように、制御ゲート21へ印加される。 制御ゲート21は絶縁膜34の上側に存在しており、絶 縁膜34はフローティングゲート28の上側に存在して いる。然しながら、同時に、約5Vの中程度の正の電圧 VR がp+コンタクト領域29を介してp型チャンネル 領域22へ印加される。典型的に、p型基板23は図示 したように接地されている。p+コンタクト領域29を 介してのp型チャンネル領域22への正の電圧の印加 は、nウエル25の内側に分離されたpウエル24を形 成することを必要とする。消去期間中に、ソース領域3 0及びドレイン領域31はpウエル24のバイアス電圧 より低い電圧でフローティング状態とされる。この電圧 はソース及びドレイン領域30及び31の幾何学的形状 及びドレイン及びソース領域からのリーク電流の量に依 存する。

【0009】この2番目の従来の消去技術は負ゲートチ ャンネル消去即ち「NGCE」と呼ばれ、その場合に は、フローティングゲート28内の電子がフローティン グゲート誘電膜33を横断して垂直方向にチャンネル領 域22内へトンネル動作し、その状態を垂直下方向に向 けた矢印で示してある。ソース領域30とpウエル24 との間には電気的バイアスが存在せず且つソース領域3 0はフローティング即ち浮遊状態にあるので、BB電流 が存在することはない(何故ならば、それはNGSE技 術を使用するからである)。然しながら、このNGCE 技術がスタックゲート即ち積層型ゲートのフラッシュメ モリと共に使用される場合には、その他の信頼性問題が 発生する場合がある。例えば、消去動作はチャンネル領 域22にわたって行なわれるので、界面状態発生及び酸 化物トラップがこのチャンネル領域に沿って分布される こととなる。このような濃度の界面状態及び酸化膜トラ ップはメモリセル読取電流を劣化させ、そのことは読取 速度を遅滞化させる場合があり且つ究極的に読取エラーを発生させる場合がある。フローティングゲート28の下側で且つドレイン接合27の上方に存在する酸化物層33の部分35におけるNGCEに起因するトラップは、更に、プログラミング期間中におけるホットエレクトロンの注入を遅滞化させる場合がある。

トロンの注入を遅滞化させる場合がある。 【0010】これらの従来の消去技術に関する技術的背 景及び関連する装置信頼性問題は例えば以下の文献に記 戯されている。Haddad, et al. 「フラッ シュメモリセルにおけるホールトラッピングに起因する 劣化 (Degradation Due to Hol e Trapping in Flash Memor y Cell」)、IEEE・エレクトロニック・デバ イス・レターズ、Vol. 10、No. 3、1989年 3月、pp. 177-119; Chun, et a 1. 「フラッシュEPROM装置における消去誘発型損 傷の横方向分布(Lateral Distribut ion of Erase Induced Dama ge in Flash EPROM Device s」)、SRCテクコン (Techcon)、1996 年9月; Chun, et al. 「フラッシュEPR OM NMOSFET装置における消去誘発型ホールド トラッピング及び界面トラップの横方向分布(Late ral Distribution of Erase Induced Hold Trapping an d Interface Traps in Flas h EPROM NMOSFET Device s」)、IEEE・セミコンダクタ・インターフェース ·スペシャリスト・コンフェレンス、1996年;Wi tters, et al. 「トンネル酸化膜フローテ ィングゲートERPOM装置の劣化及び薄いゲート酸化 膜の高電界電流誘起型劣化との相関(Degradat ion of Tunnel-Oxide Float ing Gate EPROM Devices an d Correlation With High-F ield-Current-Induced Degr adation of ThinGate Oxide s_{J}) 、 IEEE ・トランズアクションズ・オン・エレ クトロン・デバイシーズ、Vol. 36、No. 9、1 989年9月、1663頁; Kobayashi, t al.「3Vセクター消去可能DINORフラッシ ュメモリ用のメモリアレイアーキテクチュア及びデコー ド方法(Memory Array Architec ture and Decoding Scheme for 3V Only Sector Eraseb le DINOR Flash Memory」)、I EEE・ジャーナル・オブ・ソリッドステートサーキッ ツ、Vol. 29、No. 4、1994年4月、pp.

[0011]

454-458等である。

【発明が解決しようとする課題】本発明は、以上の点に 鑑みなされたものであって、上述した如き従来技術の欠 点を解消し、改良したフラッシュEEPROMメモリ装 置の消去方法を提供することを目的とする。

[0012]

【課題を解決するための手段】従来の消去技術に関連す る上述した問題を回避するために、本発明はフラッシュ EEPROMメモリ装置を消去する新規な技術を提供し ている。このようなメモリ装置のメモリセルは、反対導 電型の第二領域内に形成されている一方の導電型の第一 半導体領域と、該第一半導体領域内に形成されている反 対導電型のソース及びドレイン領域と、ゲートとを有し ている。該第二領域は該一方の導電型の基板内に形成さ れている。該ゲートは第一半導体領域の上側に存在して おり電荷を維持するフローティングゲートを有してい る。該フローティングゲートは、第一半導体領域から及 びソース及びドレイン領域からゲート誘電体層によって **電気的に分離されている。制御ゲートはフローティング** ゲートの上側に存在しており、更に、絶縁層によってフ ローティングゲートから電気的に分離されている。フロ ーティングゲートと第一半導体領域との間の誘電体物質 はSiO2 とすることが可能であるが、フローティング ゲートと制御ゲートとの間の誘電体物質は、しばしば、 例えばONO (酸化膜-窒化膜-酸化膜) のような複合 層である。

【0013】本発明の消去方法は、(1)一方の極性の第一電圧をソース及び第一及び第二半導体領域へ印加し、且つ同時的に反対極性の第二電圧を制御ゲートへ印加し、その際にフローティングゲート上の電荷がフローティングゲート誘電膜を介して第一領域及びソース領域の両方へトンネル動作し、その際にフローティングゲートによって維持されている電荷を除去する、上記各ステップを包含している。好適には、ドレイン領域はフローティング状態のままとされ、且つ基板は接地される。

【0014】負ゲート対チャンネル及びソース消去(NGCSE)と呼ばれる本発明の消去方法は、BBトンネル動作電流によって発生される信頼性問題を実質的に減少させ且つ実用的な目的のためには取除いている。本発明方法は、更に、従来の消去技術を使用する場合に問題を発生するホールトラップ及び界面状態発生によって発生される装置劣化の問題も減少さぜている。NGCSEは、実際に、従来のNGCE技術及びNGSE技術よりも一層高速である。

[0015]

【発明の実施の形態】図3を参照すると、p基板23a内に形成されている深いnウエル25aによって取囲まれている分離型pウエル24aが設けられており、消去動作は、本発明に従って、制御ゲート21aへ負のバイアス電圧を印加させ、同時に、ソース領域30a、分離されているpウエル24a(コンタクト領域29aを介

し)且つ第二半導体領域 25a(コンタクト領域 36aを介し)へ正のバイアス電圧を印加させることによって達成される。領域 24a及び 25aは消去期間中に電気的に短絡状態とされる。ドレイン領域 31aは、好適には、フローティング状態のままとされる。基板 23aは接地される。制御ゲート 21a上の負の電圧は、約-1 Vと-15 Vとの間であり、好適には、約-9 Vとの間である。ソース領域 30a、分離されている pウエル 24a及び第二領域 25a上の正のバイアス 電圧は、約15 Vより低く、好適には、約3 Vと7 Vとの間である。本発明の消去方法の特定の例では、制御域 30a0 を使用し且つソース 領域 30a0 の a0 о a0 の a0 о a0 の a0 の

【0016】この消去技術を使用すると、フローティングゲート28a内部に格納されている電荷は、誘電体層33aを介してトンネル動作し且つソース領域30a及び分離されているpウエル24a内へ放電する。同一のバイアス電圧がソース領域30aと分離されているpウエル24aの両方へ印加されているので、両方の領域は消去動作期間中に実質的に等しい電圧状態に維持される。従って、ソース接合26aを横断して実質的に電圧差が存在せず、従って実質的にBBトンネル動作電流が存在せず、従来のNGSE消去技術期間中に発生する上述した信頼性問題を取除いている。

【0017】所望により、ドレイン領域31aは実質的に等しい電圧状態にあるソース領域30a、pウエル24a、第二領域20aと結合させることが可能である。このように、フローティングゲート28a上の電荷は、ドレイン領域31a及びフローティングゲート28aの間のオーバーラップに位置しているドレイン領域31aとフローティングゲート28aとの間の誘電膜33aの部分35aを介してトンネル動作する。

【0018】本発明の消去技術は、従来技術のBBトンネル動作電流に関連する問題を実質的に取除いている。何故ならば、分離されているpウエル24aとソース領域30aとの間には実質的に電圧差は存在しないからである。本発明におけるようにソース電圧にバイアスされている分離されているpウエルを有するものではない従来のNGSE技術は、ソース接合26を横断しての電圧勾配のためにBBトンネル動作を回避することは不可能である。本発明の消去技術においては、消去動作期間中のトンネル動作する電子によって発生される損傷は半導体・誘電体界面32a、チャンネル領域22a上方の誘電体層33aの部分及びソース領域30aとフローティングゲート28aのオーバーラップにおける誘電体層33aの部分37aに沿って分布される。

【0019】セルが所定のV_『 (スレッシュホールド電圧) へ消去される場合には、フローティングゲート28 aから取除かれる電子の量は使用される消去技術に拘ら

ずに同一である。全ての電子が酸化物の単一の点を介し て除去されるものと仮定すると、形成される全ての欠点 はその点に集中される。電子が本発明に基づいて大きな 面積の酸化物にわたって除去される場合には、その結果 発生する損傷は酸化物の各点において比較的より低いも のである。本発明のNGCSEプロセス及び従来のNG CE方法の両方ともチャンネル領域22a上方の酸化膜 を介して電子を除去するが、NGSEプロセスは、更 に、それらのオーバーラップ領域においてフローティン グゲート28aとソース領域30aとの間の誘導体層3 3 aの部分37 aを介しても電子を除去する。本発明の NGCSE技術はNGCEよりもより大きな酸化膜の区 域を介して電子を除去するので、NGCSEによって発 生される欠陥密度はNGCEによって発生されるものよ りもより少ない。誘電体層33aの部分37aにおける NGCSEによって発生される酸化膜損傷はメモリセル 読取電流及びトランスコンダクタンスに実質的な悪影響 を与えるものではない。従って、誘導体層33aのチャ ンネル部分22aにおいて及び半導体・誘電体界面32 aに沿ってNGCSEによって発生される全体的な酸化 膜損傷及び界面損傷は、同一の位置において従来のNG CE技術によって発生されるものよりもより少ない。従 って、NGCSEは、NGCEよりも、メモリセル読取 電流及びトランスコンダクタンスに与える悪影響はより 少ない。

【0020】以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ限定されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。例えば、nチャンネル装置を使用する好適実施例は pチャンネル装置へ変更することが可能である。その場合には、電圧の全てが逆にされ、負の電圧は正の電圧になり且つ正の電圧は負の電圧となる。然しながら、本発明の消去技術は同一のままである。

【図面の簡単な説明】

【図1】 従来のNGSE消去技術におけるフラッシュ EEPROMセルの概略断面図。

【図2】 従来のNGCE消去技術において使用されるフラッシュEEPROMメモリセルの概略断面図。

【図3】 本発明に基づく消去技術の効果を示しており図2と対応する参照番号を使用している図2と同一の構造を示した概略断面図。

【符号の説明】

21a 制御ゲート

22a チャンネル領域

23a p基板

24a 分離されているpウエル


25a 深いnウエル


25a 第二半導体領域

26a ソース接合

28a フローティングゲート 29a,36a コンタクト領域 30a ソース領域 31a ドレイン領域33a 誘電体層








【図2】

【図3】



フロントページの続き

(72)発明者 チーーリャン チェン アメリカ合衆国, カリフォルニア 95070, サラトガ, ジプシー ヒル ロード 15020

(72) 発明者 アイーチュイン ピーター チャン アメリカ合衆国, カリフォルニア 95121, サン ノゼ, アボーン ロー ド 2175, アパートメント 237

- (72) 発明者 ジェームズ シー. ユ アメリカ合衆国, カリフォルニア 95120, サン ノゼ, バレイ クエイ ル サークル 1134
- (72) 発明者 チエンーシェン ス アメリカ合衆国, カリフォルニア 95070, サラトガ, カークモント ド ライブ 20300
- (72) 発明者 チャオーベン カオ アメリカ合衆国, カリフォルニア 94303, パロ アルト, ローレンス レーン 988